# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-184190 (P2002-184190A)

(43)公開日 平成14年6月28日(2002.6.28)


(51) Int.Cl.7		識別記号	FΙ				テーマコード( <b>参考</b> )		
G11C	16/02 16/04 16/06		G 1 1	C 1	7/00		6 1 1 A 6 1 2 A 6 2 4 6 3 3 C	5 B 0 2 5	
							634E		
		審查請求	未請求	請求以	頁の数12	OL	(全 14 頁)	最終頁に続く	
(21)出顧番号		特顧2000-376501(P2000-376501)	(71) }	人類出	0000036	078			
					株式会社東芝				
(22) 出顧日		平成12年12月11日(2000.12.11)			東京都	港区芝	浦一丁目1番	1号	
			(72)発明者	発明者	高野	芳徳			
					神奈川県川崎市幸区小向東芝町1番地 株				
					式会社東芝マイクロエレクトロニクスセン				
			(72)発明者 丹沢			敝			
					神奈川県川崎市幸区小向東芝町1番地 株				
					式会社東芝マイクロエレクトロニクスセン				
			ター (74)代理人 1000						
						820			
					弁理士	伊丹	勝		
								最終頁に続く	

# (54) [発明の名称] 不揮発性半導体記憶装置

## (57)【要約】

【課題】 メモリセルのgmのばらつきの影響を低減し、高速読み出しを可能とした不揮発性半導体記憶装置を提供する。

【解決手段】 メモリセルアレイ1の本体セルMCは、 ビット線BLを介して比較器31のセンスノードSNに 接続される。比較器31の参照ノードRNには、基準電 流源回路32の参照セルRC01~RC03, RC11 ~RC13, RC21~RC23が切り換えスイッチ回 路33により選択されて接続される。通常の読み出し動 作では、本体セルMCの制御ゲートと、基準電流源回路 32の参照セルRC03, RC13, RC23の制御ゲ ートに読み出し電圧を印加し、読み出し用基準電流値 I readO1, Iread12, Iread23とセル 電流を比較する。書き込み時のベリファイ読み出し動作 では、書き込みデータに応じて参照セルRCO1、RC 02, RC11, RC12, RC21, RC22のいず れかを選択して読み出し動作と同じ読み出し電圧を与 え、ベリファイ読み出し用基準電流値Iverifyと セル電流を比較する。



### 【特許請求の範囲】

【請求項1】 制御ゲートを持つトランジスタ構造を有し、電気的書き換え可能で不揮発にデータを記憶するメモリセルと、

このメモリセルの読み出し動作及び書き込み又は消去時 のデータ状態を確認するベリファイ読み出し動作におい て基準電流を発生するための基準電流源回路と、

前記メモリセルの読み出し電流を前記基準電流源回路が 出力する基準電流と比較してデータを検知する比較器と を備えた不揮発性半導体記憶装置において、

前記メモリセルの制御ゲートに読み出し電圧を与えてデータを検知する読み出し動作モードと、

前記ベリファイ読み出し動作において前記読み出し動作 モードと同じ読み出し電圧をメモリセルの制御ゲートに 与えるようにしたベリファイ読み出し動作モードとを有 することを特徴とする不揮発性半導体記憶装置。

【請求項2】 前記基準電流源回路は、前記メモリセルの読み出し動作時に用いられる読み出し用基準電流源と、前記メモリセルのベリファイ読み出し動作時に用いられるベリファイ読み出し用基準電流源とを有し、

動作モードに応じてこれらの基準電流源を切り換えて前 記比較器に接続する切り換えスイッチ回路を有すること を特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項3】 前記基準電流源回路は、一つの基準電流源と、この基準電流源に基づいてその1/x(xは正の数)の読み出し用基準電流源、及び1/y(yは正の数)のベリファイ読み出し用基準電流源を生成し、動作モードに応じてこれらの基準電流源を切り換えて前記比較器に接続する分割変換回路とを備えたことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項4】 前記基準電流源回路は、少なくとも二つの基準電流源と、これらの基準電流源の差分の1/x(xは正の数)の読み出し用基準電流源、及び1/y(yは正の数)のベリファイ読み出し用基準電流源を生成し、動作モードに応じてこれらの基準電流源を切り換えて前記比較器に接続する差分割変換回路とを備えたことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項5】 前記メモリセルは、制御ゲートに前記読み出し電圧が与えられたときのセル電流の分布により多値データ記憶を行うものであり、

前記基準電流源回路は、書き込み又は消去後の確認すべきデータに応じて切り換えられて用いられる複数のベリファイ読み出し用基準電流源と、前記読み出しモードにおいて読み出すべきデータに応じて用いられる複数の読み出し用基準電流源とを有することを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項6】 前記基準電流源回路は、前記メモリセル の読み出し動作時に用いられる読み出し用基準電流源 と、前記メモリセルのベリファイ読み出し動作時に用い られるベリファイ読み出し用基準電流源とを有し、 前記読み出し用基準電流源と前記ベリファイ読み出し用

前記読み出し用基準電流源と前記ペリファイ読み出し用 基準電流源とは、前記メモリセルと同じ構造を有し、異 なるゲートしきい値電圧を持つように調整された参照セ ルを用いて作られていることを特徴とする請求項1記載 の不揮発性半導体記憶装置。

【請求項7】 前記読み出し用基準電流源と前記ベリファイ読み出し用基準電流源は、前記メモリセルと同じ構造を有し、異なるゲートしきい値電圧を持つように調整された参照セルを用いて作られることを特徴とする請求項2記載の不揮発性半導体記憶装置。

【請求項8】 前記分割変換回路は、前記メモリセルと同じ構造を有して制御ゲートに前記読み出し電圧が印加される参照セルと、この参照セルに電流を供給する負荷トランジスタと、この負荷トランジスタと共にカレントミラー回路を構成して前記読み出し用基準電流源及び前記ベリファイ読み出し用基準電流源となる電流を生成する複数の電流源トランジスタと、これらの電流源トランジスタの出力を選択的に活性化するスイッチ回路と、このスイッチ回路により選択された電流を電圧に変換して出力する出力トランジスタとを備えて構成され、

前記比較器の参照ノードには前記出力トランジスタの出力電圧がゲートに供給される電流源トランジスタが接続されていることを特徴とする請求項3記載の不揮発性半導体記憶装置。

【請求項9】 前記差分割変換回路は、前記メモリセル と同じ構造を有して制御ゲートに前記読み出し電圧が印 加される第1の参照セルと、前記メモリセルと同じ構造 を有して制御ゲートに前記読み出し電圧が印加される、 第1の参照セルより大きい電流を流す第2の参照セル と、前記第1の参照セルの出力電流に対応する電流を前 記第2の参照セルに供給する第1のカレントミラー回路 と、この第1のカレントミラー回路の電流を電圧に変換 する第1の出力トランジスタと、前記第1の参照セルに 第1の参照セルの電流と第2の参照セルの電流の差分電 流を供給する負荷トランジスタと、この負荷トランジス タと共に第2のカレントミラー回路を構成して前記読み 出し用基準電流源及び前記ベリファイ読み出し用基準電 流源となる電流を生成する複数の電流源トランジスタ と、これらの電流源トランジスタの出力を選択的に活性 化するスイッチ回路と、このスイッチ回路により選択さ れた電流を電圧に変換して出力する第2の出力トランジ スタとを備えて構成され、

前記比較器の参照ノードには、前記第1及び第2の出力トランジスタの出力電圧がそれぞれゲートに供給される電流源トランジスタが接続されていることを特徴とする請求項4記載の不揮発性半導体記憶装置。

【請求項10】 前記メモリセルの書き込み又は消去データのセル電流分布を測定するために、前記比較器の参照ノードを外部基準電流源に接続するための基準電流源

パッドを備えたことを特徴とする請求項1記載の不揮発 性半導体記憶装置。

【請求項11】 前記メモリセルの書き込み又は消去データのセル電流分布を測定するために、外部基準電流源に接続するための基準電流源バッドと、前記外部基準電流源の電流値を1/z(zは正の数)に分割した分布測定用基準電流を生成して、前記比較器の参照ノードに接続するための分布基準変換回路と、この分布基準変換回路を外部制御信号により制御するための外部制御信号パッドとを備えたことを特徴とする請求項1記載の不揮発性半導体記憶装置。

【請求項12】 前記メモリセルの書き込み又は消去データのセル電流分布を測定するために、前記比較器の参照ノードにドレインが接続され、ソースが接地された分布測定用基準トランジスタと、この分布測定用基準トランジスタのゲートにを外部基準電圧源に接続するための外部電圧源パッドとを備えたことを特徴とする請求項1記載の不揮発性半導体記憶装置。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】この発明は、電気的書き換え 可能な不揮発性半導体記憶装置(EEPROM)に関す る。

#### [0002]

【従来の技術】EEPROMのメモリセルは通常、電荷を蓄積するための浮遊ゲートと制御ゲートが積層されたトランジスタ構造を持つ。このメモリセルは、浮遊ゲートに電子が注入されたしきい値電圧の高い状態と、浮遊ゲートの電子が放出されたしきい値電圧の低い状態を"0", "1"の二値データとして記憶する。メモリセルのデータ読み出しは、制御ゲートに読み出し電圧を与えて、メモリセルがオンして電流を引き込むか(オンセル)、或いはオフのままであるか(オフセル)を検知することにより行われる。

【0003】メモリセルデータを検知するセンスアンプには、比較器が用いられる。比較器は、選択メモリセルのビット線が接続されるセンスノードと参照ノードを有し、参照ノードにはデータを検知するための基準電流が流れる参照セルが接続される。参照セルには例えば本体セルと同様の構造を有するものを用い、それが流す基準電流を、オンセルの電流の1/2程度に設定する。これにより、参照セルの電流との比較によりデータ検知がなされる。

#### [0004]

【発明が解決しようとする課題】EEPROMのメモリセルは、相互コンダクタンスgmが製造プロセスのばらつきに起因してばらつきを持つ。この状態をメモリセルからの電流について観察すれば、図17のようになる。図17は、制御ゲート電圧Vcgとセル電流Icellの関係を示したもので、ここでは選択メモリセルのしき

い値電圧がVthである場合に、制御ゲートに読み出し電圧Vreadを与えたときの、セル電流Icellのばらつきを示している。最大gm(max),最小gm(min)により、読み出されるセル電流は、Icell(max)~Icell(min)の範囲でばらつくことになる。

【0005】破線で示した参照セルの基準電流 I ref は、前述のように、オンセルの電流の1/2程度に設定されるが、もしgmのばらつきにより最小セル電流 I cell(min)が基準電流 I ref より小さい状態になると、誤読み出しが発生する。また、誤読み出しにならないとしても、セル電流と基準電流との差が小さいために、読み出しに時間がかかり、高速読み出しができなくなる。

【0006】以上の問題は、多値記憶を行う場合にはより深刻になる。例えば、二値記憶の場合と同じ構造のメモリセルを用いて、図18に示すように、しきい値分布を細かく制御することにより、多値記憶を行う方式がある。図18は、しきい電圧の低い方から、"00","01","10","11"なる4値記憶を行う場合を示している。

【0007】データ"11"は、浮遊ゲートの電子を放出させたしきい値電圧の最も低い状態(これを例えば消去状態とする)である。この消去状態から、"10"データを書くためには、上位ビットの"1"書き込みを行う。"01"データを書くためには、下位ビットの"1"書き込みを行う。"00"データを書くためには、"01"データを書き込んだ後更に、上位ビットの"1"書き込みを行うことになる。

【0009】これにより保証される各データのしきい値分布は例えば、"00"の場合、 $1.5V\sim2.5V$ 、"01"の場合、 $3.5V\sim4.5V$ 、"10"の場合、 $5.5V\sim6.5V$ 、"11"の場合、7.7V以上というようになる。一方、通常の読み出し動作においては、各データのしきい値分布の間に設定された読み出し電圧Vread 2が用いられる。

【0010】この様な細かいしきい値分布制御を行う場合、読み出し電圧及びベリファイ読み出し電圧に多くの値が必要であるだけでなく、前述のメモリセルのgmのばらつきの影響は一層大きいものとなる。即ち、各読み出し電圧、ベリファイ読み出し電圧に応じて、参照セル

の基準電流を細かく設定することが必要であり、図17 で説明したgmのばらつきによるセル電流Icellの ばらつきの許容範囲はより狭いものとなるからである。

【0011】そして、誤読み出し等を防止するためには、たとえば各データのしきい値分布の間を、1Vではなく、1.5Vにするといった、マージンの増大が必要になる。しかし、この様にマージンを拡大すると、読み出し電圧の上限値は非常に高いものとなってしまう。そして読み出し動作毎にその様な高電圧がメモリセルにかかことは、EEPROMの信頼性を低下させる原因となる。しかも、読み出し電圧等の高電圧は、通常内蔵する昇圧回路で生成されるが、多くの種類の高電圧を生成しなければならないとすると、昇圧回路のチップ占有面積が増大する。

【0012】この発明は、上記事情を考慮してなされたもので、メモリセルのgmのばらつきの影響を低減し、高速読み出しを可能とした不揮発性半導体記憶装置を提供することを目的としている。

#### [0013]

【課題を解決するための手段】この発明は、制御ゲートを持つトランジスタ構造を有し、電気的書き換え可能で不揮発にデータを記憶するメモリセルと、このメモリセルの読み出し動作及び書き込み又は消去時のベリファイ読み出し動作において基準電流を発生するための基準電流源回路と、前記メモリセルの読み出し電流を前記基準電流源回路が出力する基準電流と比較してデータを検知する比較器とを備えた不揮発性半導体記憶装置において、前記メモリセルの制御ゲートに読み出し電圧を与えてデータを検知する読み出し動作モードと、前記ベリファイ読み出し動作において前記読み出し動作モードと同じ読み出し電圧をメモリセルの制御ゲートに与えるようにしたベリファイ読み出し動作モードとを有することを特徴としている。

【0014】この発明によると、書き込み(又は消去)時のベリファイ読み出し動作において、通常の読み出し動作モードにおけると同じ読み出し電圧をメモリセルの制御ゲートに与える。そして、このベリファイ読み出し動作では、読み出されるセル電流が特定の基準電流値との比較で定められた範囲に入ることをもって書き込み又は消去のデータ状態を保証する。

【0015】即ち、従来のEEPROMの書き込み時のベリファイ読み出し動作では、メモリセルのしきい値電圧がある範囲に入ることで書き込みデータの状態を保証したのに対し、この発明においては、セル電流によって書き込みデータの状態を保証する。この様にセル電流でデータを保証する結果、読み出し電圧を与える通常の読み出し動作モードでは、メモリセルのgmにばらつきの影響による誤読み出し等がなく、基準電流値を最適設定することにより高速読み出しが可能になる。

【0016】この発明において、基準電流源回路は例え

ば、メモリセルの読み出し動作時に用いられる読み出し 用基準電流源と、メモリセルのベリファイ読み出し動作 時に用いられるベリファイ読み出し用基準電流源とを備 えて構成される。この場合、動作モードに応じてこれら の基準電流源を切り換えて比較器に接続する切り換えス イッチ回路が設けられる。

【0017】またこの発明において、基準電流源回路は例えば、一つの基準電流源を用いて構成することもできる。この場合し、基準電流源に基づいてその1/x(xは正の数)の読み出し用基準電流源、及び1/y(yは正の数)のベリファイ読み出し用基準電流源を生成し、動作モードに応じてこれらの基準電流源を切り換えて比較器に接続する分割変換回路を備える。

【0018】或いはまた、基準電流源回路は、少なくとも二つの基準電流源と、これらの基準電流源の差分の1/x(xは正の数)の読み出し用基準電流源、及び1/y(yは正の数)のベリファイ読み出し用基準電流源を生成し、動作モードに応じてこれらの基準電流源を切り換えて比較器に接続する差分割変換回路とを備えて構成することもできる。

【0019】この発明において、好ましくは、メモリセルは、制御ゲートに読み出し電圧が与えられたときのセル電流の分布により多値データ記憶を行うものとする。この場合、基準電流源回路は、ベリファイ読み出し動作モードにおいて確認すべきデータに応じて切り換えられて用いられる複数のベリファイ読み出し用基準電流源と、読み出しモードにおいて読み出すべきデータに応じて用いられる複数の読み出し用基準電流源とを備えて構成される。

【0020】この発明において、基準電流源回路はメモリセルと同じ構造を有する参照セルを用いて構成することができる、例えば読み出し用基準電流源とベリファイ読み出し用基準電流源とは、好ましくは、メモリセルと同じ構造を有し、異なるゲートしきい値電圧を持つように調整された参照セルを用いて作られる。

【0021】一つの基準電流源を用いて、読み出し用基準電流源及びベリファイ用基準電流源を作る分割変換回路は、具体的には、メモリセルと同じ構造を有して制御ゲートに読み出し電圧が印加される参照セルと、この参照セルに電流を供給する負荷トランジスタと、この負荷トランジスタと共にカレントミラー回路を構成して読み出し用基準電流源及びベリファイ読み出し用基準電流源となる電流を生成する複数の電流源トランジスタと、これらの電流源トランジスタの出力を選択的に活性化するスイッチ回路と、このスイッチ回路により選択された電スイッチ回路と、このスイッチ回路により選択された電流を電圧に変換して出力する出力トランジスタとを備えて構成される。このとき、比較器の参照ノードには、分割変換回路の出力トランジスタが接続される。

【0022】また、少なくとも二つの基準電流源を用い

て、読み出し用基準電流源及びベリファイ用基準電流源 を作る分割変換回路は、具体的には、メモリセルと同じ 構造を有して制御ゲートに読み出し電圧が印加される第 1の参照セルと、メモリセルと同じ構造を有して制御ゲ ートに読み出し電圧が印加される、第1の参照セルより 大きい電流を流す第2の参照セルと、第1の参照セルの 出力電流に対応する電流を第2の参照セルに供給する第 1のカレントミラー回路と、この第1のカレントミラー 回路の電流を電圧に変換する第1の出力トランジスタ と、第1の参照セルに第1の参照セルの電流と第2の参 照セルの電流の差分電流を供給する負荷トランジスタ と、この負荷トランジスタと共に第2のカレントミラー 回路を構成して読み出し用基準電流源及び前記ベリファ イ読み出し用基準電流源となる電流を生成する複数の電 流源トランジスタと、これらの電流源トランジスタの出 力を選択的に活性化するスイッチ回路と、このスイッチ 回路により選択された電流を電圧に変換して出力する第 2の出力トランジスタとを備えて構成される。この場 合、比較器の参照ノードには、第1及び第2の出力トラ ンジスタの出力電圧がそれぞれゲートに供給される電流 源トランジスタが接続される。

【0023】この発明に係る不揮発性半導体記憶装置はまた、メモリセルの書き込み又は消去データのセル電流分布を測定するために、比較器の参照ノードを外部基準電流源に接続するための基準電流源パッドを備えたことを特徴とする。

【0024】この発明に係る不揮発性半導体記憶装置は 更に、メモリセルの書き込み又は消去データのセル電流 分布を測定するために、外部基準電流源に接続するため の基準電流源バッドと、外部基準電流源の電流値を1/ z(zは正の数)に分割した分布測定用基準電流を生成 して、比較器の参照ノードに接続するための分布基準変 換回路と、この分布基準変換回路を外部制御信号により 制御するための外部制御信号バッドとを備えたことを特 徴とする。

【0025】この発明に係る不揮発性半導体記憶装置は 更に、メモリセルの書き込み又は消去データのセル電流 分布を測定するために、比較器の参照ノードにドレイン が接続され、ソースが接地された分布測定用基準トラン ジスタと、この分布測定用基準トランジスタのゲートに を外部基準電圧源に接続するための外部電圧源パッドと を備えたことを特徴とする。

#### [0026]

【発明の実施の形態】以下、図面を参照して、この発明 の実施の形態を説明する。

[実施の形態1]図1は、この発明の実施の形態による EEPROMの全体構成を示している。メモリセルアレイ1は、複数のメモリセルをマトリクス配列して構成される。このメモリセルアレイ1の構成は、NAND型、 NOR型、DINOR型等いかなる方式でもよい。 【0027】一つのメモリセルの構造は、図2のようになっている。 n型シリコン基板11のメモリセルアレイ1の領域にはp型ウェル12が形成されている。このp型ウェル12にトンネル電流が流れうるゲート絶縁膜15を介して浮遊ゲート16が形成され、この上に絶縁膜17を介して制御ゲート18が積層され、制御ゲート18にセルフアラインされたn\*型ソース、ドレイン拡散層13,14が形成されている。

【0028】浮遊ゲート16は多結晶シリコン膜により 形成され、制御ゲート18は、多結晶シリコン膜或いは ポリサイド膜(多結晶シリコン膜と金属シリサイド膜の 積層膜)により形成される。ゲート間絶縁膜17には通 常、ONO膜(シリコン酸化膜/シリコン窒化膜/シリ コン酸化膜の積層膜)により形成される。また浮遊ゲー ト16の側壁は通常シリコン窒化膜等のサイドウォール で保護される。

【0029】浮遊ゲート16は、各メモリセル毎に独立であり、制御ゲート18は、紙面に直交する方向に連続的に配設されて、ワード線となる。メモリセルは層間絶縁膜19で覆われ、この上にセルのn\*型拡散層13に接続されたビット線20がワード線と交差して配設される。

【0030】メモリセルアレイ1のメモリセル選択は、ロウデコーダ2とカラムデコーダ3及びカラムゲート3 aにより行われる。I/Oバッファ8を介してアドレスレジスタ5に取り込まれるアドレスのうち、ロウアドレス、カラムアドレスがそれぞれロウデコーダ2、カラムデコーダ3でデコードされ、ロウデコーダ2によりワード線が選択され、カラムデコーダ3の出力で選択されるカラムゲート3aによりビット線が選択される。

【0031】センスアンプ兼データラッチ4は、読み出しデータを検知し、書き込みデータを保持する機能を持つ。データ書き込みは、後に説明するように、書き込みパルス印加動作とその後のベリファイ読み出し動作の繰り返しにより行われる。この書き込みモードのシーケンス制御は、制御回路6により行われる。データ消去についても、必要に応じて消去動作とベリファイ読み出し動作が行われるがそのような消去モードのシーケンス制御も制御回路6により行われる。

【0032】書き込み、消去及び読み出し動作に用いられる電源電圧より高い各種の高電圧は、昇圧回路7により生成され、制御回路6により制御されて、動作モードに応じてロウデコーダ2やセルアレイ1に供給される。【0033】図3は、この実施の形態のEEPROMにおいて、通常の読み出し動作及び書き込み時のベリファイ読み出し動作に直接関係する読み出し回路系の構成を抽出して示している。比較器31は、センスアンプ兼データラッチ4のなかのデータ検知を行うオペアンプ回路である。そのセンスノードSNには、メモリセルアレイ1の選択されたメモリセル(以下、本体セルともいう)

MCのビット線BLが接続され、参照ノードRNには、 基準電流源回路32のなかから切り換えスイッチ回路3 3により選択された基準電流源が接続されるようになっ ている。

【0034】基準電流源回路32は、通常の読み出し動作及び書き込み時のベリファイ読み出し動作に必要な、本体セルMCと同様の構造を有する複数の参照セルが用意されるが、その構成を説明するに先だって、この実施の形態での読み出し動作及びベリファイ読み出し動作の原理を、図4を参照して説明する。図4は、4値記憶の場合を例にとって、各データのしきい値分布と、読み出し及びベリファイ読み出し時のセル電流との関係を示している。

【0035】4値データの書き込み原理は、図18で説明した従来方式と同じであるとする。即ち、"00"はしきい値電圧の低いデータ状態であり、例えばフラッシュ型EEPROMであれば、データ書き込みに先立つ一括消去により、あるメモリブロックの全セルが"00"の消去状態とされる。この消去状態から1回乃至2回のビットデータ書き込みによって、"11", "01", "10"の書き込みが行われる。データ消去は、図2のセル構造において、p型ウェル12と制御ゲート18の間で、p型ウェル12側が正となる高電圧(消去電圧)を印加して、浮遊ゲート16の電子をチャネル側に放出させることにより行われる。

【0036】データ書き込みは、制御ゲート18に正の高電圧(書き込みパルス)を印加し、ビット線を介してドレイン又はチャネルに与えられるデータ電位に応じて、浮遊ゲート16への電子注入を行い、或いは電子注入を行わせないことで、選択的にしきい値電圧を低下させる。書き込み動作は実際には、前述したように、制御ゲートへの書き込みパルス印加と、ベリファイ読み出し動作の繰り返しを行うことにより、所定の書き込み状態を得ることになる。

【0037】この実施の形態において特徴的なことは、図4に示したように、通常の読み出し動作において本体セルMCの制御ゲートに与えられる読み出し電圧Vreadが、書き込み時のベリファイ読み出し動作においてもそのまま用いられることである。ここで、通常の読み出し動作で用いられる読み出し電圧Vreadは、どのデータ状態を読む場合にも共通であり、一つの読み出し電圧Vreadを用いて、"00", "01", "10", "11"の全データが判定される。

【0038】そして、読み出し電圧Vreadを与えたベリファイ読み出し動作においては、この読み出し電圧Vreadを与えることによりオンとなるデータ"0","01","10"についてそれぞれ、それらのしきい値分布のほぼ上下限での電流に相当するベリファイ読み出し用の基準電流値Iverify0(上限値:Iverify10,下限値:Iverifyu0),

Iverify1 (上限値: Iverify11,下限値: Iverifyu1), Iverify2 (上限値: Iverify11,下限値: Iverifyu1)を設定している。

【0039】 "00" データについては、一括消去の場 合は消去ベリファイ動作となるが、読み出し電圧Vre a dを印加したベリファイ読み出しにおいて、セル電流 が上限値:Iverify10と下限値:Iverif yu Oの間にあることが確認されれば、パスとなる。同 様に、"01"書き込みの場合は、同じ読み出し電圧V readを印加したベリファイ読み出しにおいて、セル 電流が上限値: Iverifyl1と下限値: Iver ifyulの間にあることが確認されれば、パスとな る。"10"書き込みの場合は、同じ読み出し電圧Vァ e a dを印加したベリファイ読み出しにおいて、セル電 流が上限値: Iverify12と下限値: Iveri fyu2の間にあることが確認されれば、パスとなる。 【0040】但し、実際のベリファイ判定には、基準電 流値として上述のように上限値及び下限値を用いること なく、いずれか一方のみとすることもできる。また、デ ータ "11" のベリファイ読み出しは、読み出し電圧V readとは異なる、例えばこれより高いベリファイ読 み出し電圧を制御ゲートに与えて、オフであることを確 認するという方法を利用すればよい。

【0041】以上のようなベリファイ読み出しを行う と、従来の方式のように書き込みデータのしきい値電圧 を保証していることにはならず、読み出し電圧Vrea d印加時のセル電流によりデータを保証したことにな る。そしてこの実施の形態の場合、ベリファイ読み出し 動作と同様に、通常の読み出し動作においても、一つの 読み出し電圧Vreadを用いる。即ち従来は、各デー タのしきい値分布の間に読み出し電圧を設定してセル電 流を読み出したのに対して、一つの読み出し電圧Vre adを用いて、図4に示す読み出し用の基準電流値Ir eadO. Iread1, Iread2との比較によっ て、"00", "01", "10", "11" データの 判定を行う。読み出し用の基準電流値Iread0は、 ベリファイ読み出し用の基準電流値IverifyOと Iverify1の間に設定され、同様に基準電流値I read1は、基準電流値Iverify1とIver ify2の間に設定され、基準電流値Iread2は、 基準電流値 I verify2より小さく設定される。

【0042】この様なベリファイ読み出し動作及び通常の読み出し動作を行うと、書き込みデータは読み出し電圧Vreadでのセル電流で保証されているから、メモリセルのgmにばらつきがあったとしても、原理的に、読み出し動作時にセル電流と基準電流値が逆転する事態は生じることがなく、誤読み出しが防止され、従ってまた高速の読み出しが可能になる。

【0043】図3の基準電流源回路32は、上述した読

み出し動作及び書き込み時のベリファイ読み出し動作に用いられる基準電流値を生成するための複数の参照セルRCを用いて構成されている。即ち、図3の基準電流源回路32は、図4で説明した4値記憶の場合の構成例を具体的に示しており、参照セルRC01~RC03が、"00"データのためのベリファイ判定及び読み出し判定の基準電流値Iverifyu0、Iread0を生成するもの、参照セルRC11~RC13が、"01"データのためのベリファイ判定及び読み出し判定の基準電流値Iverifyl1、Iverifyu1、Iread1を生成するもの、参照セルRC21~RC23が、"10"データのためのベリファイ判定及び読み出し判定の基準電流値Iverifyl2、Iverifyu2、Iread2を生成するものである。

【0044】これらの参照セルRC01~RC03、RC11~RC13、RC21~RC23は、全て本体セルMCと同じ構造、寸法を有し、制御ゲートに読み出し電圧Vreadを印加したときに図4で説明した各基準電流値が得られるように、ゲートしきい値電圧がそれぞれ異なる値に調整されている。それらの制御ゲートは、参照ワード線RWLに共通接続され、この参照ワード線RWLには、読み出し動作時及びベリファイ読み出し動作時に前述したように同じ読み出し電圧Vreadが与えられことになる。

【0045】ベリファイ読み出し動作においては、書き込みデータに応じて切り換えスイッチ回路33により選択されたベリファイ読み出し用の参照セルが選択されて、その出力が比較器31の参照ノードRNに接続される。通常の読み出し動作においては、データ"00","01","10","11"の判定を行うためには、読み出し用基準電流値Iread0,Iread1,Iread2を同時に選択してそれぞれが別々の参照ノードに接続されるように、比較器31は実際には複数個用意される。

【0046】図5は、具体的に、書き込みモードでの本体セルMCと参照セルRCの制御ゲート電圧Vcgの波形を示している。これは例えば、図4のデータ"00"の消去状態にある本体セルMCに、その下位ビットに"1"書き込みを行って、"01"データを書き込む場合の例である。このとき、切り換えスイッチ回路33により選択される参照セルRCは、RC11又はRC12であり、その制御ゲートには本体セルMCと同じ読み出し電圧Vreadが印加される。本体セルMCには、書き込みパルス電圧Vpgmの印加とベリファイ読み出し電圧Vreadの印加が繰り返される。

【0047】そして、書き込みパルス印加により本体セルMCのしきい値が次第に高くなり、ベリファイ読み出し時の本体セルMCのセル電流が、例えば参照セルRC12による基準電流値Iverifyulより小さくな

ると、比較器出力が反転し、書き込み終了と判定されることになる。これにより、"01"データ書き込みはパスとなる。"01"データのしきい値分布の下限(実際には対応するセル電流)を保証するには、参照セルRC11を用いて、基準電流値Iverifyl1でのベリファイ判定をも行うことが必要である。

【0048】他のデータ"00", "10"の書き込み 又は消去の場合にも、選択する参照セルRCが異なるだ けで、同様に参照セルRCに読み出し電圧Vreadを 与えたベリファイ読み出しが行われることになる。"1 1"データについては、前述のように、読み出し電圧V readとは異なるベリファイ読み出し電圧が用いられる

【0049】この実施の形態による書き込み動作では、セル電流を保証するベリファイ読み出しが行われるため、実質的に書き込まれたデータのしきい値分布は従来と比べて拡がると思われる。その様子を図6に示す。基準電流値IverifyAによりあるデータ状態が保証されるため、このデータ状態のしきい値分布は、メモリセルのgmが最小値gm(min)の場合と最大値gm(max)の場合の間で、図示のようにVth1からVth2の範囲のばらつきが生じる。従って、基準電流値IverifyBにより保証されるデータ状態は、破線で示したように、隣接するデータのしきい値分布が重なることもあり得る。

【0050】しかし、この状態は、誤読み出しの原因にはならない。即ち、読み出し電圧Vreadを印加したベリファイ読み出し時の基準電流値IverifyAに対して、通常読み出し時には同じ読み出し電圧Vreadを用いた、より低い基準電流値IreadAでのセル電流を読むことになる。この基準電流値IreadAが、ベリファイ読み出し時の基準電流値IverifyAとIverifyBの間に設定されれば、しきい値分布によらず、基準電流値IverifyAで保証されたデータが読み出される。

【0051】[実施の形態2]図4では、基準電流源回路32として、必要な複数の基準電流値に対応してそれぞれ本体セルMCと同様の構造を持つ参照セルRCを用意したが、基本となる参照セルRCを一つとして、これに基づいて他の複数の基準電流値を生成するような構成とすることができる。その様な基準電流源回路71を持つ実施の形態の構成を図3に対応させて、図7に示す。【0052】この実施の形態での基準電流源回路71は、読み出し電圧Vreadを制御ゲートに与えたときの電流値が10である一つの参照セルRC0を用い、これを大元の基準電流値として、分割変換回路72により、図8に示すように、基準電流値I0を正の数a、b、で分割した基準電流値I0/a、I0/b、…を生成する。そして、比較器31の参照ノードRNに接続され

たNMOSトランジスタQNOには、分割変換回路72 により選択される基準電流値が流れるように、ゲートに 電圧VOが与えられるように構成される。

【0053】分割変換回路71の構成は、図9のようになる。電流源負荷であるPMOSトランジスタQPOと基本となる参照セルRCOが基準電流回路721を構成する。参照セルRCOは本体セルMCと同様の構造を有し、その制御ゲートに読み出し電圧Vreadを与えたときに、電流IOが流れる。この基準電流回路721に対して、PMOSトランジスタQPOと共にカレントミラー回路722を構成する複数(n個)のPMOSトランジスタQP11、QP1でシジスタQP11、QP1である。これらのPMOSトランジスタQP11、QP12、…、QP1nが設けられる。これらのPMOSトランジスタQP0のチャネル幅をWとして、チャネル幅が順次、W/a、W/b、…となるようにサイズが設定されている。チャネル長は全てPMOSトランジスタQP0と同じであるとする。

【0054】これにより、PMOSトランジスタQP11、QP12、…、QP1nは、それぞれIO/a、IO/b、…なる基準電流を流す電流源となる。これらが、先の実施の形態でのベリファイ読み出し用の各基準電流源Iverify及び通常読み出し用の各基準電流源Ireadとして用いられることになる。これらのPMOSトランジスタQP11、QP12、…、QP1nは、ソースがそれぞれ活性化用スイッチSW1、SW2、…を介して電源VCCに接続され、ドレインは共通に、ダイオード接続されたNMOSトランジスタQN1に接続されている。

【0055】NMOSトランジスタQN1は、電流を電圧に変換する出力トランジスタであり、スイッチSW1,SW2,…によって選択されたPMOSトランジスタQP11、QP12,…により決まる電流I0/x(x=a,b,…)が流れる。このNMOSトランジスタQN1のドレイン電圧V0が比較器31の参照ノードRNに接続されたNMOSトランジスタQN0のゲートに与えられる。これらのNMOSトランジスタQN0のゲートに与えられる。これらのNMOSトランジスタQN0のが同じであるとすれば、NMOSトランジスタQN0には、電流I0/xが流れる。即ち、一般的にいえば、基準電流I0/xが流れる。即ち、一般的にいえば、基準電流I0/xが流れる。即ち、一般的にいえば、基準電流I0/xが流れる。の1/x(xは正の数)のベリファイ読み出し用基準電流源を生成することになる。

【0056】以上のようにこの実施の形態によれば、本体セルMCと同じ構造の参照セルRC0を一つ用意して、先の実施の形態と同様に、読み出し動作及びベリファイ読み出し動作に応じて、必要な基準電流値をスイッチで選択することができる。ベリファイ読み出し及び通常の読み出し動作共に、参照セルRC0の制御ゲートには同じ読み出し電圧Vreadが与えられ、これにより

先の実施の形態と同様の原理でセル電流を保証した書き 込みが行われる。

【0057】なお、図8の例は、電流分割の比×、y (=a,b,…)が1以上の場合、即ち、元の基準電流値IOを最大値として、IO/a,IO/b,…が順次小さくなる場合を示しているが、比は1以下であってもよい。即ち、基準電流値IOより大きい基準電流値を生成するようにしてもよい。具体的に例えば、必要とする多くの基準電流値の中間的な位置に大元の基準電流値IOを設定し、その上下に他の基準電流値を生成するように、電流分割比×を設定することができる。この実施の形態によると、先の実施の形態のように本体セルMCと同様の複雑な構造を持つ、寸法の異なる多数の参照セルRCを作る場合に比べて、基準電流源回路の製造は容易になる。

【0058】 [実施の形態3] 実施の形態2では、参照 セルがRCOの一つであり、その基準電流を分割して他 の基準電流を生成している。このため、単純に電流分割 した場合、図4で説明した最小の基準電流値 Iread 23を保証できなくなる可能性がある。 最小の基準電流 値 I read 23は、単なる読み出し基準電流というよ り、セルの最小読み出し電流をも保証する意味がある。 例えば、NOR型のフラッシュEEPROMの場合、ビ ット線に多数のメモリセルが並列接続されるため、読み 出し時、多数の非選択セルのリークが選択セルの電流に 重なる。従って、オンセルの電流がリーク電流の総和よ り小さい状態では、データ判定ができないからである。 【0059】そこで、この実施の形態では、少なくとも 二つの参照セルを用いて、上述した最小読み出し電流値 を保証することを可能とする。その様な構成を、図7に 対応させて、図10に示す。即ち、基準電流源回路10 1は、読み出し電圧Vreadを制御ゲートに与えたと きの電流値が I Aである参照セルRCAと電流値が I B である参照セルRCBとを用いる。参照セルRCBが最 小電流値を保証するためのものである。 そして差分割変 換回路102により、図11に示すように、最小電流値 I Bと最大電流値 I Aの間で、それらの差電流値を正の 数a,b…で分割した基準電流値(IA-IB)/a, (IA-IB)/b, …を生成する。

【0060】比較器31の参照ノードRNには、2つのNMOSトランジスタQNA、QNBが併設される。NMOSトランジスタQNBは最小読み出し電流を保証するためのものである。即ち、NMOSトランジスタQNBには、参照セルRCBにより決まる最小電流IBが流れ、NMOSトランジスタQNAには、差分割変換回路102により分割された基準電流値(IA-IB)/xが流れるように、NMOSトランジスタQNA、QNBを駆動する差分割変換回路102が構成される。

【0061】具体的に、差分割変換回路102は図12 のように構成される。一つの参照セルRCAと電流源P MOSトランジスタQPOが第1の基準電流回路201を構成し、もう一つの参照セルRCBと電流源PMOSトランジスタQP22が第2の基準電流回路202を構成する。参照セルRCA、RCBは本体セルと同様の構造を有し、その制御ゲートに読み出し電圧Vreadを与えたときに、それぞれ電流IA、IBが流れるように、しきい値電圧が調整されている。

【0062】第2の基準電流回路202のPMOSトランジスタQP22とカレントミラーを構成するPMOSトランジスタQP23により、ダイオード接続されたNMOSトランジスタQN2に電流IBが流れる。NMOSトランジスタQN2は電流を電圧に変換するものであり、そのドレイン電圧Vbが、参照ノードRNに接続された一つのNMOSトランジスタQNBのゲートに供給される。NMOSトランジスタQNBとQN2を同じ寸法とすれば、NMOSトランジスタQNBには、電流IBが流れる。

【0063】第2の基準電流回路202のPMOSトランジスタQP22とカレントミラーを構成するもう一つのPMOSトランジスタQP21により、電流IBは、第1の基準電流回路201の参照セルRCAにも供給される。これにより、第1の基準電流回路201の負荷PMOSトランジスタQP0には、二つの基準電流値の差分電流(IA-IB)が流れる。

【0064】第1の基準電流回路201に対して、PMOSトランジスタQP0と共にカレントミラー回路203を構成する複数(n個)のPMOSトランジスタQP11、QP12、…、QP1nが設けられる。これらのPMOSトランジスタQP11、QP12、…、QP1nは、PMOSトランジスタQP0のチャネル幅をWとして、チャネル幅が順次、W/a, W/b, …となるようにサイズが設定されている。チャネル長は全てPMOSトランジスタQP0と同じであるとする。

【0065】これにより、PMOSトランジスタQP11、QP12、…、QP1nは、それぞれ(IA-IB)/a、(IA-IB)/b、…なる基準電流を流す電流源となる。これらが、先の実施の形態でのベリファイ読み出し時の各基準電流源Iverify及び通常読み出し時の各基準電流源Ireadとして用いられることになる。これらのPMOSトランジスタQP11、QP12、…、QP1nは、ソースがそれぞれ活性化用スイッチSW1、SW2、…を介して電源VCCに接続され、ドレインは共通に、ダイオード接続されたNMOSトランジスタQN1に接続されている。

【0066】これにより、NMOSトランジスタQN1には、スイッチSW1, SW2, …によって選択された PMOSトランジスタQP11, QP12, …により決まる読み出し基準電流値(IA-IB)/x(xは正の数)、及びベリファイ読み出し用基準電流値(IA-IB)/y(yは正の数)が得られる。このNMOSトラ

ンジスタQN1のドレイン電圧Vaが比較器31の参照 ノードRNに接続されたもう一つのNMOSトランジス タQNAのゲートに与えられる。NMOSトランジスタ QNA、QN1の寸法が同じであるとすれば、NMOS トランジスタQNAには、QN1と同じ電流がが流れ る。

【0067】以上のようにこの実施の形態によると、参照ノードRN側の基準電流は、最小電流値 I Bを保証して、二つの基準電流値 I A,I Bの差を分割した(I A -I B)/ x(又は、(I A -I B)/ y)と I Bとを合成した値になる。従って、先の実施の形態と同様に、動作モードに応じて、活性化用スイッチにより選択された基準電流が得られ、読み出し電流でデータを保証した書き込みが行われると共に、最小の読み出し電流を確実に保証することが可能になる。

【0068】なお、上の例は、二つの参照セルを用いて、これにより電流分割する範囲を設定したが、3個以上の参照セルを用意して、セル電流の範囲を複数個に分けて、各範囲で差分差分電流値を生成するような差分割変換回路を構成してもよい。

【0069】ここまでの実施の形態において、参照セル RCとして本体セルMCと同様の構造を用いたが、これ は理由があってのことである。例えば、通常のトランジ スタを用いて基準電流を作ることも原理的には可能であ る。しかしこの場合には、メモリセルアレイの本体セル MCが製造プロセスのばらつき等によって、平均的gm が小さい方に変化したとすると、本体セルMCと異なる プロセスで作られたトランジスタを基準とする基準電流 値でベリファイ読み出しを行ったとき、図4の"00" データの分布が、しきい値電圧負の状態にまたがる可能 性が出てくる。そうすると、読み出し動作において、非 選択セルのリークが大きいものとなり、正常な読み出し ができなくなる可能性がある。これに対して、基準電流 源を本体セルMCと同じ構造の参照セルRCによって作 れば、参照セルRCがチップの平均的なセル特性の変動 を反映するため、上述の問題は回避されることになる。 【0070】[実施の形態4]ここまでの実施の形態に おいて書き込みを行ったメモリセルのデータ書き込み (又は消去)状態をチェックする方法を次に説明する。 従来は、書き込みデータのチェックにはしきい値分布測 定を行っている。この場合、判定電流レベルを一定とし て、メモリセルMCの制御ゲートに外部から制御電圧を 与え、メモリセルMCがオンからオフになる制御電圧値 をメモリセルのゲートしきい値電圧とする。しかし、こ の発明によるEEPOMでは、各実施の形態で説明した ようにメモリセルのデータは、セル電流を保証する書き 込みベリファイを行っており、図6を用いて説明したよ うに、隣接するデータの間でしきい値分布が重なること を許容している。従って、従来と同様のしきい値分布測 定を行っても、データを判別できない場合が生じる。

【0071】そこでこの発明の場合、書き込みデータの状態チェックには、セル電流測定を行う。具体的には図13に示すように、EEPROMチップに、外部電流源用パッド301を設け、これに外部基準電流源302を接続する。外部電流源用パッド301は、センスアンプを構成する比較器31の参照ノードRNに接続されるものとする。比較器31のセンスノードSNに接続されるよモリセルMCのワード線WLには読み出し電圧Vreadを与える。そして、外部基準電流源302の電流値を走査して、比較器31の出力が反転する電流値をモニターする。

【0072】これにより、図14に示すように、4値データに対応するセル電流分布が求められる。図14では、4値データのしきい値分布を実線で示し、"00","01","10"データについて、読み出し電圧Vreadで読み出したときのセル電流の分布を破線で示している。"11"データについては、読み出し電圧Vreadではセル電流が流れないので、電流分布は求められないし、求める必要性もない。図では、隣接データのしきい値分布に重なりがない状態を示しているが、前述のようにしきい値分布が重なる状態であったとしても、破線で示すセル電流分布は、正常にデータ書き込みがなされている限り、互いに重なることはない。

【0073】[実施の形態5]図15は、図13のセル電流分布測定方式を変形した実施の形態である。この場合、基準電流源パッド301に接続される外部基準電流源302は、固定であるとする。チップ内部には、この外部基準電流源302の電流値を1/z(zは正の数)に分割した分布測定用基準電流を生成して、比較器31の参照ノードRNに接続する分布基準変換回路304を内蔵する。そして、この分布基準変換回路304を外部制御信号により制御するために、外部制御信号パッド303を設ける。

【0074】分布基準変換回路303は、先の図7の実施の形態で説明した基準電流源回路71と同様の考え方で、カレントミラー回路を用いて所定の分割比で複数の基準電流を生成する回路として構成すればよい。この様な分布測定方式を用いれば、外部基準電流源302の電流値を変える必要がなく、外部測定機器の負担が軽減される。

【0075】[実施の形態6]図16は、更に別の実施の形態によるセル電流分布測定方式である。比較器31の参照ノードRNにドレインが接続され、ソースが接地され、ゲートが外部電圧源パッド306に接続された分布測定用基準トランジスタ305は好ましくは、メモリセルMCと同様の構造を持つ参照セルであるとする。外部電圧源パッド306には、外部基準電圧源307を接続する。【0076】この様な構成として、外部基準電圧源30

7の電圧を走査して、分布測定用基準トランジスタ30

5で電圧-電流変換して比較器31に与え、比較器31の出力が反転する電圧値をモニターする。分布測定用基準トランジスタ306の電圧-電流特性が予めわかっていれば、図14で説明したような書き込み(又は消去)データのセル電流分布を求めることができる。

【0077】以上の実施の形態では、多値記憶の場合を説明したが、この発明は2値記憶の場合も同様に有効である。2値記憶の場合例えば、しきい値の高い"1"データ状態とこれよりしきい値の低い"0"データ状態が用いられる。読み出し電圧は、"0","1"データのしきい値分布の間に設定される。"1"データを消去状態として、"0"データ書き込みを行う場合、従来のEEPROMでは、書き込み時のベリファイ読み出し電圧よりの大変が行われる。これに対して、4値の実施の形態で説明したと同様に、ベリファイ読み出し時にも通常の読み出し時と同じ読み出し電圧を用いて、セル電流を保証するような書き込みを行うことにより、メモリセルのgmの影響を受けない書き込みが可能になる。

#### [0078]

【発明の効果】以上述べたようにこの発明によれば、書き込み又は消去時のベリファイ読み出し動作に、通常読み出し動作モードと同じ読み出し電圧を用いてセル電流を保証するデータ書き込み又は消去を行うことにより、メモリセルのgmのばらつきの影響を低減し、高速読み出しを可能としたEEPROMが得られる。

# 【図面の簡単な説明】

【図1】この発明の実施の形態によるEEPROMの構成を示す図である。

【図2】同実施の形態のEEPROMのメモリセル構造を示す図である。

【図3】同実施の形態の読み出し回路系の構成を示す図である。

【図4】同実施の形態の読み出し動作及びベリファイ読み出し動作の原理を説明するための図である。

【図5】同実施の形態の書き込み動作モードの電圧波形 を示す図である。

【図6】同実施の形態の書き込みによるしきい値分布を示す図である。

【図7】他の実施の形態による読み出し回路系の構成を示す図である。

【図8】同実施の形態による基準電流源分布を示す図で ある。

【図9】図7の分割変換回路の構成を示す図である。

【図10】他の実施の形態による読み出し回路系の構成を示す図である。

【図11】同実施の形態による基準電流源分布を示す図である。

【図12】図10の差分割変換回路の構成を示す図であ

る。

【図13】セル電流分布の測定法を示す図である。

【図14】同測定法により測定されるセル電流分布を示す図である。

【図15】セル電流分布の他の測定法を示す図である。


【図16】セル電流分布の他の測定法を示す図である。


【図17】従来のEEPROMのセル電流分布を示す図である。

【図18】4値データのしきい値分布を示す図である。


#### 【符号の説明】


1…メモリセルアレイ、2…ロウデコーダ、3…カラムデコーダ、3a…カラムゲート、4…センスアンプ/データラッチ、5…アドレスレジスタ、6…制御回路、7…昇圧回路、8… I / Oバッファ、31…比較器、32…基準電流源回路、33…切り換えスイッチ回路、MC・・・メモリセル(本体セル)、RC01~RC03、RC11~RC13、RC21~RC23…参照セル。








【図3】














フロントページの続き

(51) Int. Cl. 7

識別記号

FΙ

テーマコード(参考)

G11C 17/00 641

Fターム(参考) 5B025 AA03 AB01 AC01 AD03 AD04 AD07 AD08 AD09 AE05 AE08

(72)発明者 田浦 忠行

神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内